Mô hình linh kiện bán dẫn Verilog – A và phƣơng pháp ƣớc lƣợng tỉ lệ vi mạch lỗi

Abstract

Trong quá trình sản xuất các vi mạch bán dẫn sẽ gặp rất nhiều thách thức về yêu cầu độ chính xác nghiêm ngặt và sử dụng phần mềm mô phỏng đắt tiền, nên cần thiết phải mô phỏng và phân tích rủi ro của vi mạch. Vì vậy để giải quyết các vấn đề trên chúng em nghiên cứu và tạo ra một ứng dụng giúp ngƣời thiết kế có thể mô phỏng vi mạch bán dẫn và ƣớc lƣợng tỉ lệ đạt yêu cầu trƣớc khi đƣa ra sản xuất nên chúng em chọn đề tài “Mô hình linh kiện bán dẫn Verilog – A và phƣơng pháp ƣớc lƣợng tỉ lệ vi mạch lỗi”. Đề tài đƣợc xây dựng thông qua việc thiết kế các mô hình linh kiện bán dẫn dựa trên ngôn ngữ mô tả phần cứng Verilog – A và phƣơng pháp ƣớc lƣợng tỉ lệ vi mạch lỗi sử dụng phƣơng pháp Monte Carlo và Quasi Monte Carlo. Kết quả cho thấy ứng dụng có thể mô phỏng và ƣớc lƣợng nhanh tỉ lệ vi mạch lỗi với độ chính xác cao, giải quyết đƣợc những thách thức trong quá trình thiết kế mạch analog.